StratiX器件中的DSP模块极大提升DSP性能

2026-08-26 06:49:52

　　Altera StratiX 器件采用DSP模块达到大运算量应用所需要的大数据吞吐能力。StratiX器件中的DSP模块可运行在250MHz时钟下，每个DSP模块的数据吞吐性能可高达每秒2G次乘法累加操作(GMACS)。此外，StratiX器件中规模的EP1S120器件中包含了28个DSP模块，总起来可提供高达56 GMACS的数据吞吐能力。这一数字是目前的数字信号处理器数据吞吐能力的6倍还多。

　　通过在Altera QuartusII软件中选择合适的DSP模块操作模式，StratiX 器件中的每一DSP模块可针对不同的应用实现8个9X9位乘法、4个18X18位乘法、或一个36X36位乘法。当配置为36X36位乘法器模式时，DSP模块还可完成浮点算法。专用的乘法器电路支持带符号和不带符号乘法操作，并可在不带来任何损失的情况下动态地在两种运算间切换。

　　StratiX器件提供了高于DSP处理器的数据处理能力，并且更为灵活和经济。每一StratiX DSP模块可提供多达8个运行在250 MHz的并行乘法器，每个DSP模块提供的数据吞吐能力高达2 GMACS。的StratiX器件EP1S120包括28个DSP模块，可完成高达224个并行乘法操作并提供56 GMACS的总数据吞吐能力。

　　除了DSP模块中的专用乘法器以外，还可利用逻辑单元(LE)来实现乘法器和DSP功能。例如，可在StratiX器件中利用大约9600个逻辑单元实现一个256阶 FIR滤波器。的StratiX器件EP1S120包括大约114，140个逻辑单元，可以容纳11个这样的滤波器。每一滤波器可运行在200 MHz，这意味着通过利用LE可提供 563 GMACS的器件总吞吐能力。结合DSP模块提供的56 GMACS数据吞吐能力，StratiX器件可提供高达 620 GMACS的数据吞吐能力。

　　凡本网注明“出处：维库电子市场网”的所有作品，版权均属于维库电子市场网，转载请必须注明维库电子市场网，，违反者本网将追究相关法律责任。

　　本网转载并注明自其它出处的作品，目的在于传递更多信息，并不代表本网赞同其观点或证实其内容的真实性，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品出处，并自负版权等法律责任。

　　如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。